List of awesome semiconductor startups

Awesome листы на github'e достаточно занимательная вещь. Впервые такой лист, я кажется увидел у Доки c его коллекцией полезных ссылок для Embedded Software.
Потом вдохновившись такими листами создал, свой лист с полезными материалами для изучения программно-аппаратной экосистемы RISC-V, который в итоге через 3 года вылился в статью для "Истового Инженера".

Сегодня же я принёс вам коллекцию стартапов в области полупроводников.

Компании представлены в двух категориях: Startups и Alumni. Если с первой категорией всё понятно, то вторая категория показывает компании, которые пережили стадию стартапа и были куплены крупными игроками или вышли на IPO.

Категория Startups немного не нравится тем, что столбец Technology не явно описывает, чем именно занимается компания, но, наверное, для первого знакомства с направлением работы компании этого достаточно. В этом списке найдёте много знакомых для энтузиастов RISC-V компаний: SiFive, Ventana, Semidynamics, так и новых игроков, например, VyperCore, стартап из Великобритании, основанный в 2022 году, которые на базе RISC-V работают над hardware memory allocation для кратного ускорения приложений, написанных на C#, Python. По крайней мере, так говорится на сайте VyperCore.

Если хотите следить за трендами в индустрии полупроводников и быть в курсе последних новостей и созданием новых стартапов, этот awesome-list может стать хорошим стартовым пунктом для исследований.

Вы, вероятно, помните историю, где директор Arm China забаррикадировался в своем офисе, нанял охрану и отказался покидать пост?

На моем канале вы можете найти заметку об этом случае, опубликованную в августе 2021 года.

Карьера этого директора продолжает развиваться, и сейчас Аллен Ву основал компанию Zhongzhi Chip. По слухам, она планирует сотрудничать с компанией Джима Келлера Tenstorrent, занимающейся разработкой высокопроизводительных процессоров и AI IP на базе RISC-V.

Также сообщается, что компания набирает бывших сотрудников Arm, что свидетельствует о серьезных амбициях нового игрока в области дизайна чипов. При этом СМИ пока не располагают точной информацией о том, планирует ли новая компания заниматься самостоятельными исследованиями и разработками в области микроэлектроники или выступает в качестве китайского агента Tenstorrent.

Первоисточник тут - TrendForce

Stay tuned 😎

На канале этот год объявляется годом матричных расширений для RISC-V.

Для контекста, что же такое матричная ISA - советую посмотреть доклад Валерии Пузиковой с первого митапа Альянса RISC-V.

Что сейчас происходит в рабочих группах RISC-V?
До конца года к североамериканскому саммиту рабочие группы для iME (i - Integrated, встроенное матричное расширение переиспользует векторные регистры) и aME (a - Attached, независимое матричное расширение работает с областью памяти или вводятся новые матричные регистры) должны представить функциональные спецификации для матричных расширений, а к концу 2025-го года мы должны увидеть ратифицированные спецификации прошедшие public review.

Однако, кастомеры уже сегодня хотят получить в том или ином виде RISC-V чипы в тандеме с аппаратными ускорителями для AI/ML приложений.

На прошедшем RISC-V China Summit сотрудники компании T-head представили их видение независимого матричного расширения. Документацию и некоторые бенчмарки можно найти в репозитории проекта.

Также не так давно североамериканская компания SiFive открыла часть спецификации для матричных вычислений. Про это я уже писал на канале тут.

Сейчас же еще одна компания
Hangzhou Spacemit представила собственное видение iME спецификации.

Расширение поддерживает значения длины вектора (VLEN) от 128 до 4096. Размер элемента (SEW) может быть только 4, 8 или 16 бит. Введена новая переменная-термин под названием "Copy", которая указывает на количество параллельных операций умножения-накопления (MAC), которые можно выполнить за одну инструкцию. Если значение "Copy" равно 1, это означает, что за одну инструкцию может быть выполнена одна операция MAC для одной пары данных. Если значение "Copy" равно 2, за одну инструкцию можно выполнить две независимые операции MAC для двух разных пар данных. Это позволяет увеличить производительность обработки данных, выполняя несколько операций одновременно.

Набор инструкций, поддерживаемые типы данных, и предлагаемые layout для данных в зависимости от VLEN/SEW найдете в спецификации SpacemiT IME.

В продолжение к новости о спецификации iME от SpacemiT, наткнулся на реддите на такой занимательный пост.

SpacemiT подготовили бенчмарк для оценки пиковой производительности float-point операций.
Исходники бенчмарка открыты и найти их можно в репозитории проекта.

Что интересно, так это результаты бенчмарков. Помимо хорошо знакомых процессоров семейства Cortex-57 и относительно нового Neoverse V1, можно найти результаты для Kendryte K230, на базе C908 про который я писал тут, а также результаты для дизайна от SpacemiT с поддержкой кастомного расширения iME.

Сначала хочется сравнить производительность MAC-вычислений для векторов и матриц. Однако SpacemiT предоставили результаты только для целочисленных операций vmadot с поддержкой iME. Описанная в спецификации, но отсутствующая в результатах, версия vfmadot для чисел с плавающей запятой представляется более интересной. Остается довольствоваться векторной vfma инструкцией и сравнением с VPU ядра C908.

В качестве приятного дополнения также представлены оценки производительности китайской архитектуры loongarch64. Однако значения для loongarch представлены только для типов данных fp32/64, что может быть интересно для задач общего назначения, но не для AI-приложений.

Книжная полка Истового Инженера: «Цифровой синтез: RISC-V»

Вышло переиздание книги по цифровому синтезу, адаптированное для RISC-V.

Читал я сам только первую часть, которая оставила отличные впечатления от материала. Рекомендую эту книгу как энтузиастам, так и тем, кто собирается строить карьеру в области аппаратного проектирования.

Для поддержки авторов, предзаказал себе pdf версию. Действительно хороших книг по тематике проектирования процессорных систем и цифрового дизайна не так и много, а авторов, кто пишет на русском языке на порядок меньше, поэтому стараюсь поддерживать написание новых книг материально, покупая новая книги, фильтруя откровенный треш за редким исключением.

С оглавлением книги и отрывками из глав можно ознакомиться по этой ссылке с сайта издательства ДМК.

Отдельное спасибо Михаилу Коробкову за упоминание моего канала в книге. Этим жестом ты мне подарил кучу мотивации и хороших эмоций.

Книгу можно купить здесь:
Промокод на скидку 25% от МИЭМ НИУ ВШЭ: MIEM

P.S. Промокод применяется к базовой стоимости и не суммируется с текущей акцией по предзаказу.

P.P.S. почему вы еще не подписаны на моего коллегу, который пишет редкие, но меткие посты про верификацию и магию стандарта SystemVerilog? Надо исправляться

Конференция FPGA-Systems 2024.1

Всем привет 👋🏻
Если конференций, митапов по программированию десятки, сотни, то с конференциями по цифровому проектированию и верификации дела обстоят не так хорошо.

Одна из немногих ламповых, локальных конференций - это конференция FPGA-Systems.
Кстати, кто-то из читателей канала был на самой первой конференции? Давайте устроим перепись в комментариях.

Участие полностью бесплатно, не надо покупать никаких билетов на офлайн/онлайн участие. Для офлайн участия нужно только зарегистрироваться и получить подтверждение, что в аудитории есть свободные места.
Делается конференция полностью на альтруизме Михаила Коробкова (организатора комьюнити ПЛИС Систем) и силами неравнодушных помощников.

Подробнее о программе и месте проведения по ссылкам:

• Санкт-Петербург, 25 мая → подробности на сайте
• Москва, 1 июня → подробности на сайте

Fourth International workshop on RISC-V for HPC

16 мая в Гамбурге прошёл международный workshop, посвящённый использованию RISC-V в высокопроизводительных вычислениях (HPC). Презентации докладов доступны по этой ссылке.

Must see доклады:

1) Performance analysis (and optimization) of BERT on RISC-V processors with SIMD units: В докладе рассматриваются три платформы на базе процессорных IP Xuantie и описываются оптимизации для высокопроизводительной операции GEMM. В докладе найдете ссылки на классные источники по оптимизации алгоритмов для GEMM и High-Performance BLIS.

2) Performance characterisation of the 64-core SG2042 RISC-V CPU for HPC: Сравнение 64-ядерного процессора на базе ядра C920 с одноплатниками VisionFive, HiFive Unmatched и процессорами на других архитектурах, такими как AMD Epyc 7742, Xeon Platinum 8170, Marvell ThunderX2. Значения бенчмарков и красивые графики найдете по ссылке выше.

Так же загляните конечно в Vendor talk'и от Semidynamics (где я работаю над тензорным ядром) и Codasip. Доклады отлично подходят для понимания над какими IP и в каких направлениях работают европейские RISC-V дизайн центры.

31st IEEE International Symposium on Computer Arithmetic ARITH 2024

В Испании прошел 31-й симпозиум по компьютерной арифметике. На конференции было представлено много интересных докладов, которые мы разберем в следующих постах.

Сегодня остановимся на докладе от ARM Fused FP8 4-Way/2-Way Dot Product With Scaling and FP32/FP16 Accumulation.

В докладе и статье описаны подходы, которые применялись при разработке SIMD умножителя с накоплением (матричного умножителя) — базовый блок в дизайне любого NPU/TSU ускорителя.

В работе представлен дизайн с FP8 двух типов +/-e5m2, +/-e4m3, etc (IEEE P3109) в двух имплементациях с ранним (EA) и поздним (LA) аккумулированием результата.
Обе микроархитектуры имеют конвейерное построение с четырьмя этапами для достижения целевой частоты 3,6 ГГц.

Подходы, предложенные авторами статьи, были синтезированы на базе 5-нм технологии. На основе полученных результатов синтеза авторы делают следующие предложение по использованию подходов с ранним и поздним аккумулированием в вычислительных системах:

FP8-DOT4-LA можно адаптировать для высокопроизводительных вычислительных блоков CPU с уже существующими блоками fma32, поскольку данный подход обеспечивает прирост производительности при минимальных дополнительных затратах в площади целевого дизайна.

FP8-DOT4-EA лучше подходит для специализированных ускорителей, где важно снизить общую площадь вычислительного юнита, что полезно при масштабировании вычислительных блоков.

Для более детального ознакомления с работой рекомендую обратиться к статье David R. Lutz.

ссылка на материалы конференции https://www.ac.uma.es/arith2024/program.html

ссылка на презентацию от ARM: https://www.ac.uma.es/arith2024/slides/3_ARITH-2024.paper45.pdf

Попался на YouTube занимательный ролик, где рассказывается о подборке книг по тематике Computer / Hardware Engineering. Список книг можно найти в описании к видео, а также в первом комментарии к посту.

В русскоязычном сегменте уже есть хорошая подборка книг от Юрия Панчула "Следующие шаги в черной магии процессоростроения после того, как вы освоили Харрис & Харрис". Ознакомиться с ней можно на Хабре.

Обсуждать, какая книга лучше и является той самой для изучения того или иного топика, можно бесконечно. Однако такие подборки решают другую проблему. Литературы по цифровому дизайну не так много, а искать её — отдельная задача. В этих двух подборках представлены книги по различным направлениям, начиная от компьютерной архитектуры, продолжая подходу к работе с SystemVerilog assertion и заканчивая книгой по скриптовому языку Tcl.

Такие подборки выступают второй ступенькой, когда базовый учебник, которым, по моему мнению, в профессии проектировщика процессорных систем является Харрис & Харрис "Цифровая схемотехника и архитектура компьютера", уже прочитан и изучен. Ознакомиться с этой книгой можно по этой ссылке.

Для себя из списка выделил книгу по Static Timing Analysis for Nanometer Design (pdf файл на которую находится по второй ссылке в гугле).
До этого момента я не сталкивался с литературой по тематике STA, однако содержание этой книги показалось мне весьма увлекательным. Задачи по достижению timing closure и обеспечению требуемой рабочей частоты остаются одними из самых трудоемких этапов при проектировании конечного устройства.

Принес вам с просторов Твиттера Die Yield Calculator

В калькуляторе можно задавать диаметр пластины, указывать размеры чипа и другие дополнительные параметры, такие как Edge Loss — ширина внешней области пластины, которая не может быть использована для размещения кристаллов из-за технологических ограничений.

Энтузиасты ввели в калькулятор значения для чипов Apple A15 и Nvidia H100. Согласно данным этого калькулятора, даже при выходе годных кристаллов в 90% для Apple, для NVIDIA этот показатель всё равно составляет менее 50%. Не думаю, что эта информация может быть применима для чего-то, кроме понимания того, что конечная стоимость продукта и размер партии, а вследствие этого и цены конечного изделия, в том числе определяется физическим размером чипа на пластине.

Отдельно в калькуляторе указан параметр для Murphy’s Model of Die Yield. Эта модель используется в полупроводниковой промышленности для прогнозирования числа годных (не имеющих дефектов) кристаллов, которые можно получить из одной пластины. Больше деталей про закон/модель Мёрфи можно найти здесь.