Записки CPU designer'a

На канале этот год объявляется годом матричных расширений для RISC-V.

Для контекста, что же такое матричная ISA - советую посмотреть доклад Валерии Пузиковой с первого митапа Альянса RISC-V.

Что сейчас происходит в рабочих группах RISC-V?
До конца года к североамериканскому саммиту рабочие группы для iME (i - Integrated, встроенное матричное расширение переиспользует векторные регистры) и aME (a - Attached, независимое матричное расширение работает с областью памяти или вводятся новые матричные регистры) должны представить функциональные спецификации для матричных расширений, а к концу 2025-го года мы должны увидеть ратифицированные спецификации прошедшие public review.

Однако, кастомеры уже сегодня хотят получить в том или ином виде RISC-V чипы в тандеме с аппаратными ускорителями для AI/ML приложений.

На прошедшем RISC-V China Summit сотрудники компании T-head представили их видение независимого матричного расширения. Документацию и некоторые бенчмарки можно найти в репозитории проекта.

Также не так давно североамериканская компания SiFive открыла часть спецификации для матричных вычислений. Про это я уже писал на канале тут.

Сейчас же еще одна компания
Hangzhou Spacemit представила собственное видение iME спецификации.

Расширение поддерживает значения длины вектора (VLEN) от 128 до 4096. Размер элемента (SEW) может быть только 4, 8 или 16 бит. Введена новая переменная-термин под названием "Copy", которая указывает на количество параллельных операций умножения-накопления (MAC), которые можно выполнить за одну инструкцию. Если значение "Copy" равно 1, это означает, что за одну инструкцию может быть выполнена одна операция MAC для одной пары данных. Если значение "Copy" равно 2, за одну инструкцию можно выполнить две независимые операции MAC для двух разных пар данных. Это позволяет увеличить производительность обработки данных, выполняя несколько операций одновременно.

Набор инструкций, поддерживаемые типы данных, и предлагаемые layout для данных в зависимости от VLEN/SEW найдете в спецификации SpacemiT IME.

YouTube

Матричные расширения RISC-V: где, когда, куда, откуда, почему, зачем и как

Операции над матрицами — вечные хот-споты не только в задачах AI/ML и HPC, но и в приложениях AR/VR, обработке изображений и других. Не так давно появился еще один способ их ускорения — матричные расширения CPU. Валерия Пузикова рассмотрела, какие они бывают…

www.tgoop.com/cpu_design/178

2.6K viewsНиколай, edited  May 2, 2024 at 16:37

На канале этот год объявляется годом матричных расширений для RISC-V.

Для контекста, что же такое матричная ISA - советую посмотреть доклад Валерии Пузиковой с первого митапа Альянса RISC-V.

Что сейчас происходит в рабочих группах RISC-V?
До конца года к североамериканскому саммиту рабочие группы для iME (i - Integrated, встроенное матричное расширение переиспользует векторные регистры) и aME (a - Attached, независимое матричное расширение работает с областью памяти или вводятся новые матричные регистры) должны представить функциональные спецификации для матричных расширений, а к концу 2025-го года мы должны увидеть ратифицированные спецификации прошедшие public review.

Однако, кастомеры уже сегодня хотят получить в том или ином виде RISC-V чипы в тандеме с аппаратными ускорителями для AI/ML приложений.

На прошедшем RISC-V China Summit сотрудники компании T-head представили их видение независимого матричного расширения. Документацию и некоторые бенчмарки можно найти в репозитории проекта.

Также не так давно североамериканская компания SiFive открыла часть спецификации для матричных вычислений. Про это я уже писал на канале тут.

Сейчас же еще одна компания
Hangzhou Spacemit представила собственное видение iME спецификации.

Расширение поддерживает значения длины вектора (VLEN) от 128 до 4096. Размер элемента (SEW) может быть только 4, 8 или 16 бит. Введена новая переменная-термин под названием "Copy", которая указывает на количество параллельных операций умножения-накопления (MAC), которые можно выполнить за одну инструкцию. Если значение "Copy" равно 1, это означает, что за одну инструкцию может быть выполнена одна операция MAC для одной пары данных. Если значение "Copy" равно 2, за одну инструкцию можно выполнить две независимые операции MAC для двух разных пар данных. Это позволяет увеличить производительность обработки данных, выполняя несколько операций одновременно.

Набор инструкций, поддерживаемые типы данных, и предлагаемые layout для данных в зависимости от VLEN/SEW найдете в спецификации SpacemiT IME.

BY Записки CPU designer'a