Warning: mkdir(): No space left on device in /var/www/tgoop/post.php on line 37

Warning: file_put_contents(aCache/aDaily/post/cpu_design/--): Failed to open stream: No such file or directory in /var/www/tgoop/post.php on line 50
Записки CPU designer'a@cpu_design P.90
CPU_DESIGN Telegram 90
RISC-V Summit 2022

Yo ho ho 🏠

Под конец 2022-го года подготовил для вас список must see докладов с прошедшего RISC-V Summit.

1) Список открывает известный каждому RISC-V энтузиасту - Olof Kindgren с докладом о самом маленьком bit-serial RISC-V CPU в мире. Прелесть этого сверхмалого ядра в том, что можно получить некий программируемый FSM. Типичный вариант применения: инициализация DDR контроллера, опрос датчиков/сенсоров в определенной последовательности, их перекалибровка, умный сторожевой таймер или контроллер питания. Более детально - смотрите в докладе Олофа

2) Сессия группы разработчиков J Extension. J расширение необходимо для аппаратной поддержки интерпретируемых или JIT compiled языков, например: C#, Go, Java, JavaScript, Python, Scala и многие-многие другие языки. Собственно отсюда и название расширения J - Just-In-Time compiler. О том как сделать RISC-V более дружелюбной и привлекательной платформой для данных языков смотрите в докладе.

3) Ocelot Open Source Vector Unit от Tenstorrent. Про данное IP я уже писал на канале, а теперь есть возможность более детально ознакомиться с микроархитектурой VPU от Tenstorrent и услышать комментарии разработчиков касательно их продукта. Отдельного внимание заслуживает слайд про Performance Results, где наглядно показывается прирост производительности при наличии поддержки V-ext. Остальное - смотри в докладе.

4) Нельзя не отметить одного из крупных игроков в EPI (European Processor Initiative) и в мире RISC-V HPC - Barcelona Supercomputing Centre. John Davis в первой половине презентации дискутирует о базовых инструментах экосистемы RISC-V для проектирования HPC программно-аппаратных комплексов, а во второй части вкратце рассказывает о проекте европейского импортозамещение в мире CPU. Про EPI будет отдельный пост, а пока можно просто ознакомиться с roadmap и успехами Европейского консорциума в разработке собственных чипов в докладе Джона.

5) И на последок доклад от компании Ventana о чипе Veyron V1, который по заявлению компании в тесте SPECint2017 [per socket] обгоняет Xeon IceLake 8380, EPYC Milan 7763, AWS G3 Neoverse V1.

Немного характеристик Veyron V1
* 3.6GHz
* 5nm process technology
* 16 cores per cluster
* High core count multi-cluster scalability up to 128 cores

Подробности смотри в докладе.

p.s. Всех-всех с наступающим, в новом году постараюсь выйти на режим 1 пост в неделю и не пропадать месяцами, но это не точно.

Stay tuned🔔
Please open Telegram to view this post
VIEW IN TELEGRAM
👍16🎉8🔥2🤩21🤡1



tgoop.com/cpu_design/90
Create:
Last Update:

RISC-V Summit 2022

Yo ho ho 🏠

Под конец 2022-го года подготовил для вас список must see докладов с прошедшего RISC-V Summit.

1) Список открывает известный каждому RISC-V энтузиасту - Olof Kindgren с докладом о самом маленьком bit-serial RISC-V CPU в мире. Прелесть этого сверхмалого ядра в том, что можно получить некий программируемый FSM. Типичный вариант применения: инициализация DDR контроллера, опрос датчиков/сенсоров в определенной последовательности, их перекалибровка, умный сторожевой таймер или контроллер питания. Более детально - смотрите в докладе Олофа

2) Сессия группы разработчиков J Extension. J расширение необходимо для аппаратной поддержки интерпретируемых или JIT compiled языков, например: C#, Go, Java, JavaScript, Python, Scala и многие-многие другие языки. Собственно отсюда и название расширения J - Just-In-Time compiler. О том как сделать RISC-V более дружелюбной и привлекательной платформой для данных языков смотрите в докладе.

3) Ocelot Open Source Vector Unit от Tenstorrent. Про данное IP я уже писал на канале, а теперь есть возможность более детально ознакомиться с микроархитектурой VPU от Tenstorrent и услышать комментарии разработчиков касательно их продукта. Отдельного внимание заслуживает слайд про Performance Results, где наглядно показывается прирост производительности при наличии поддержки V-ext. Остальное - смотри в докладе.

4) Нельзя не отметить одного из крупных игроков в EPI (European Processor Initiative) и в мире RISC-V HPC - Barcelona Supercomputing Centre. John Davis в первой половине презентации дискутирует о базовых инструментах экосистемы RISC-V для проектирования HPC программно-аппаратных комплексов, а во второй части вкратце рассказывает о проекте европейского импортозамещение в мире CPU. Про EPI будет отдельный пост, а пока можно просто ознакомиться с roadmap и успехами Европейского консорциума в разработке собственных чипов в докладе Джона.

5) И на последок доклад от компании Ventana о чипе Veyron V1, который по заявлению компании в тесте SPECint2017 [per socket] обгоняет Xeon IceLake 8380, EPYC Milan 7763, AWS G3 Neoverse V1.

Немного характеристик Veyron V1
* 3.6GHz
* 5nm process technology
* 16 cores per cluster
* High core count multi-cluster scalability up to 128 cores

Подробности смотри в докладе.

p.s. Всех-всех с наступающим, в новом году постараюсь выйти на режим 1 пост в неделю и не пропадать месяцами, но это не точно.

Stay tuned🔔

BY Записки CPU designer'a




Share with your friend now:
tgoop.com/cpu_design/90

View MORE
Open in Telegram


Telegram News

Date: |

Read now Telegram Channels requirements & features Users are more open to new information on workdays rather than weekends. Add up to 50 administrators In handing down the sentence yesterday, deputy judge Peter Hui Shiu-keung of the district court said that even if Ng did not post the messages, he cannot shirk responsibility as the owner and administrator of such a big group for allowing these messages that incite illegal behaviors to exist.
from us


Telegram Записки CPU designer'a
FROM American