AI Startup Esperanto Winds Down Silicon Business

Стартап Esperanto, разработчик энергоэффективных чипов на базе RISC-V для дата-центров, начал процесс закрытия бизнеса, сообщает EE Times. Компания уже свернула европейские подразделения, включая крупную команду в Испании, и сократила 90% штата в штаб-квартире в Калифорнии. Основатель и CEO Арт Свифт сообщил, что команда столкнулась с агрессивным переманиванием сотрудников - технологические гиганты предлагали зарплаты в 2–4 раза выше, чем могла позволить себе небольшая компания, что фактически «уничтожило» инженерный коллектив.

Помимо кадровых потерь, Esperanto столкнулась с техническими трудностями. Компания сделала ставку на кастомные векторные расширения RISC-V (первый чип был выпущен до ратификации векторного расширения и это было вынужденной альтернативой), отступив от стандарта, что осложнило портирование и поддержку ПО - особенно с учётом сложности масштабируемой архитектуры на 1000 ядер. Несмотря на успешный запуск чипа, способного запускать LLM-модели до 13B при потреблении около 25 Вт, интерес рынка оказался ограниченным: заказчиков мало волновала энергоэффективность.

За инженеров команды Esperanto можно не переживать - в LinkedIn постоянно появляются новости об их переходе в другие компании: как в новые стартапы и дизайн-центры с фокусом на RISC-V, так и в индустриальных гигантов вроде Tesla.

Ознакомиться с продуктом и архитектурной концепцией чипа от Esperanto можно в докладе основателя компании Дейва Дитцела:

https://riscv.epcc.ed.ac.uk/assets/files/sc24/Ditzel.pdf

Классный материал по ко-симуляции процессорного ядра с программной моделью Spike.
Типовая задача для любого дизайн-центра, занимающегося разработкой RISC-V IP-ядер.

Большое спасибо Сергею за проделанную работу и вклад в развитие открытых образовательных материалов!

MIPS CEO: Acquisition by GlobalFoundries Strengthens Edge AI Opportunity

3 в ряд RISC-V дизайн центра за неделю, неплохое начало.

GlobalFoundries приобретает MIPS - легендарную компанию с 40-летней историей в области RISC-архитектур. За свою жизнь MIPS успела побывать под контролем Imagination Technologies, Wave Computing и других компаний, прежде чем в 2022 году перезапуститься с новой стратегией - с фокусом на IP на базе RISC-V.

Теперь MIPS становится частью GF - одного из крупнейших контрактных производителей чипов в мире.
Компания сохранит бренд и будет функционировать как отдельное бизнес-подразделение внутри GF.

Самое время вспомнить мой пост про MIPS из далекого 2021-го года.

NVIDIA: CUDA will soon be ported to the RISC-V architecture

CUDA is currently only deployed on x86 and Arm, but not on RISC-V. We are sending a message to the outside world - we want to port CUDA to the RISC-V architecture as well.

Важно понимать - это не означает, что CUDA-код теперь будет исполняться непосредственно на условном RISC-V GPU или векторных/матричных ускорителях на базе RISC-V.

CUDA по-прежнему остаётся платформой для исполнения кода на аппаратуре от NVIDIA, а не на сторонних архитектурах.

Речь идёт о другом: теперь RISC-V процессоры смогут выступать как host CPU, которые управляют NVIDIA GPU через стандартный CUDA-стек.

Мой коллега написал отличную статью с разбором классических проблем race condition, различий между blocking и non-blocking assignment, а также принципов работы SystemVerilog scheduler.

Ссылка на статью: https://publish.obsidian.md/zvord/Blog/Unhinged+assignment

Ссылка на Telegram-канал автора, где в комментариях можно задать вопросы: https://www.tgoop.com/verificationhaven

Нашел замечательный материал с разбором, что такое GPU.

Материал даёт целостное представление о GPU как о вычислительной системе: с одной стороны - через программную модель массового параллелизма и синхронизации потоков, а с другой - через аппаратные блоки (множество вычислительных ядер, иерархия памяти, система интерконнектов), которые реализуют эту модель.

Помните студентов, которые сделали TinyTPU? Теперь они стали сотрудниками Groq - отличный пример того, как учебный проект может стать мостом в индустрию.

Из моего опыта: в начале карьеры часто делился с работодателями своими проектами - простым CPU на базе ISA RISC-V или FPU-умножителем. Это сильно упрощало собеседования с обеих сторон.

Поздравляю всех авторов TinyTPU с новым этапом! 🥳

Стартап Ainekko приобрёл интеллектуальную собственность и часть активов компании Esperanto Technologies и планирует открыть аппаратную платформу Esperanto для сообщества.

Ainekko получила в своё распоряжение проектные материалы Esperanto, включая RTL, программные инструменты и фреймворк разработки для производственной многоядерной RISC-V архитектуры, которые компания намерена сделать доступными в открытом виде.

Ainekko приглашает всех заинтересованных присоединиться к сообществу на GitHub: github.com/aifoundry-org

База и боль современного Physical Design.

Наткнулся на отличную обзорную лекцию по маршруту физического проектирования, на последней конференции FPGA-Systems.
Это тот случай, когда материал полезен и новичкам для понимания общей картины, и опытным инженерам для систематизации знаний.

Особое внимание уделено тому, как меняется физика на «тонких» техпроцессах

Что внутри:
- Обзор маршрута проектирования.
- Leakage: Почему токи утечки становятся главной головной болью.
- Wire Resistance: Как высокое сопротивление проводов влияет на тайминги и целостность сигнала.

Категорически рекомендую к просмотру.

Презентации и видеозаписи докдадов Hot Chips 2025 теперь доступны:

https://hc2025.hotchips.org/

Всем смотреть 👀

Принес вам сегодня крутой курс от ETH Zurich:
VLSI 2: From Netlist to Complete System on Chip

Этот курс охватывает весь путь разработки микросхемы - от написания кода на Verilog и синтеза до физического проектирования чипа, включая floorplanning, размещение и трассировку, анализ тайминга и проверку готовности к производству. По итогам студенты проходят полный маршрут создания собственного SoC, используя открытые инструменты и прорабатывая все ключевые этапы VLSI-дизайна.

Из плюсов, что курс почти полностью построен на полностью open-source тулах: OpenROAD, Yosys, Verilator.

Лекции доступны только в формате презентаций, видеозаписей нет.

Всем ботать курс, после выходных проверю 🤓

В одном из прошлых постов я рассказывал, как использую нейросети в работе, и до сих пор одним из моих любимых инструментов остаётся Notebook LLM. Он отлично заменяет типичный Ctrl + F и позволяет искать информацию сразу по целой пачке документов в Workspace, не вычитывая каждый PDF по отдельности.

В вопросах кодогенерации SystemVerilog я пока не нашёл ничего действительно стоящего. Ни решения от условных Gemini/ChatGPT, ни платные инструменты от AI-вендоров, уверяющих, что обучили свои модели на «большом и правильном» наборе Verilog-кода, пока что не дают качественного результата. Если попросить написать что-то сложнее FIFO, дальше этого дело обычно не продвигается. Так что эта привилегия остается только для гигантов вроде Nvidia, ARM, кто может позволить себе обучить модель на своей огромной кодовой базе. Но сегодня не об этом.

Недавно в Notebook LLM добавили функцию генерации презентаций. Я решил немного поэкспериментировать с промптами и источниками и сделать обзорную презентацию о том, что такое PVT-углы и зачем они нужны при проектировании чипов.
Результат прикладываю.

Если не брать во внимание опечатки и мелкие косметические детали вроде переводов терминов, что думаете о содержании презентации?

Decoupled Vector Processing Unit: Past, Present, and Future

Принес вам обзорную работу про decoupled векторные сопроцессоры.

Почему стоит читать: Статья заслуживает внимания благодаря качественной систематизации подходов взаимодействия между скалярным и векторным ядром.
Авторы детально разбирают спектр архитектурных решений: модели памяти, типы интерфейсов, механизмы очередей, организация векторного регистрового файла и варианты «развязки» (decoupling) скалярных и векторных ядер. Дополнительный интерес представляет структурированный обзор китайских индустриальных решений (Huawei Ascend, Baidu Kunlun), а богатый набор источников указанный в статье, значительно упрощает поиск достойных и интересных работ по SIMD тематике.

Откройте форточку: Работа заметно страдает от «академической инерции» и игнорирования современных продуктов, как индустриальных, представленных на множестве самшитов и конференций, так и академических проектов с открытым исходным кодом.
Много внимания уделено устаревшим FPGA прототипам (VESPA, VIRAM, VIPERS), практически не рассматривая современные проекты (например, ETH Zurich Ara/Spatz, TT Ocelot или BSC LOCA Sargantana).
Также полностью отсутствуют решения ключевых индустриальных игроков RISC-V (SiFive, Andes), хотя последние достаточно много информации с той же конференции Hot Chips, например.

Статью всё равно рекомендую к прочтению: это хорошо структурированный обзор с богатой подборкой источников, который станет отличной отправной точкой для дальнейшего погружения в тему.

В частности, в конце работы поднимается важная проблема масштабирования shuffle-операций и обсуждаются перспективные подходы на основе новых типов и режимов работы SRAM. Эта тема сегодня является одним из ключевых инженерных вызовов при проектировании высокопроизводительных векторных процессоров, и обзор даёт неплохое понимание направления, в котором развивается область.

Qualcomm покупает Ventana Micro Systems

Кто следующий? 👀