Записки CPU designer'a

Почти первый в мире ноутбук на базе RISC-V или первый в мире ноутбук на базе RISC-V с opensource ядром.

Сразу поговорим о чипе. Процессор Alibaba T-Head TH1520 с 4-мя ядрами Xuantie C910 с рабочей частотой до 2.5ГГц.
Для тех кто следит за новостями в экосистеме RISC-V уже не раз видел Xuantie C910 в новостях.

Были новости о том, что представлен одноплатный компьютер на базе ядра Xuantie C910. Тогда процессор работал с 2-мя ядрами Xuantie C910 с тактовой частотой до 1.2 ГГц и графическим ускорителем Vivante GC8000UL.

Вторая новость по порядку, но не по значимости пропустили все новостные агрегаторы. От Хабра до ToмасХардвар. Ядро от T-HEAD Xuantie C910 интересно тем, что более чем год назад HDL-исходники были представлены в открытом репозитории на github.

На сайте производителя описаны основные характеристики ядра. При этом T-head не называет свое ядро RISC-V ядром. Название ISA от производителя: XuanTieISA (compatible with RV64GC). Чем хорошо и плохо разделение RISC-V ISA описаний поговорим в отдельном посте.

Что тут бросается в глаза - GC (IMAFD, Zicsr, Zifencei, C)- то есть поддержки V-ext нет и все векторные операции вынесены в отдельные NPU ядра в составе T-Head TH1520. Поддержка FPU операций F/D расширения + поддержка half-precision. Memory Managment sv39, со стороны разработчиков ПО уже во всю внедряется/внедрилась поддержка sv57/sv48.

Безусловно видеть ноутбук с открытым ядром (не СнК, а именно ядром) - интересно и приятно. Можно покопаться в исходниках, изучить строение процессора. Но никакого представления о устройстве 4-го ядерного процессора все еще нет. Какие там стоят IP, есть ли там те самые закладки, что за загадочные NPU и какие у них характеристики, какая именно модель GPU PowerVR стоит и многие другие вопросы все еще открыты.

С академической точки зрения видеть коммерческий продукт и иметь возможность поработать с ядром high-performance промышленного класса - уникальная возможность. Раньше для этого был MIPS µAptiv в академическом пакете mipsFPGA, и SweRV EH1 в обновленном курсе RVFPGA.

👍12❤2🔥2🤡2🍾1

www.tgoop.com/cpu_design/89

2.28K viewsedited  Oct 11, 2022 at 22:28

Почти первый в мире ноутбук на базе RISC-V или первый в мире ноутбук на базе RISC-V с opensource ядром.

Сразу поговорим о чипе. Процессор Alibaba T-Head TH1520 с 4-мя ядрами Xuantie C910 с рабочей частотой до 2.5ГГц.
Для тех кто следит за новостями в экосистеме RISC-V уже не раз видел Xuantie C910 в новостях.

Были новости о том, что представлен одноплатный компьютер на базе ядра Xuantie C910. Тогда процессор работал с 2-мя ядрами Xuantie C910 с тактовой частотой до 1.2 ГГц и графическим ускорителем Vivante GC8000UL.

Вторая новость по порядку, но не по значимости пропустили все новостные агрегаторы. От Хабра до ToмасХардвар. Ядро от T-HEAD Xuantie C910 интересно тем, что более чем год назад HDL-исходники были представлены в открытом репозитории на github.

На сайте производителя описаны основные характеристики ядра. При этом T-head не называет свое ядро RISC-V ядром. Название ISA от производителя: XuanTieISA (compatible with RV64GC). Чем хорошо и плохо разделение RISC-V ISA описаний поговорим в отдельном посте.

Что тут бросается в глаза - GC (IMAFD, Zicsr, Zifencei, C)- то есть поддержки V-ext нет и все векторные операции вынесены в отдельные NPU ядра в составе T-Head TH1520. Поддержка FPU операций F/D расширения + поддержка half-precision. Memory Managment sv39, со стороны разработчиков ПО уже во всю внедряется/внедрилась поддержка sv57/sv48.

Безусловно видеть ноутбук с открытым ядром (не СнК, а именно ядром) - интересно и приятно. Можно покопаться в исходниках, изучить строение процессора. Но никакого представления о устройстве 4-го ядерного процессора все еще нет. Какие там стоят IP, есть ли там те самые закладки, что за загадочные NPU и какие у них характеристики, какая именно модель GPU PowerVR стоит и многие другие вопросы все еще открыты.

С академической точки зрения видеть коммерческий продукт и иметь возможность поработать с ядром high-performance промышленного класса - уникальная возможность. Раньше для этого был MIPS µAptiv в академическом пакете mipsFPGA, и SweRV EH1 в обновленном курсе RVFPGA.

BY Записки CPU designer'a