tgoop.com/cpu_design/85
Last Update:
RISC-V Summit China
24-26 августа в Китае пройдет трёхдневный саммит. С темами докладов преимущественно китайского RISC-V коммьюнити можно ознакомиться расписании докладов.
Пока что не понятно будет ли live-трансляции с секцией q&a, но в любом случае все видео обещали выложить в открытый доступ.
Остается еще надеяться, что спикеры будут выступать на английском языке, либо подготовят субтитры.
Для себя выявил несколько must see докладов:
1) XiangShan: practice of open source high-performance RISC-V processor agile design.
OpenSource процессор XiangShan разработанный Китайской Академией наук на языке Chisel. На прошлогоднем саммите коллеги из КАН рассказывали о параллельной верификации при помощи Verilator.
2) Ventus: An Open Source Hardware Implementation of GPGPU Based on RISC-V Vector Extension
GPGPU + Vector Extension всегда звучит интересно.
С учетом того, что в этом году ратифицирована спецификация на RISC-V Vector, а GPU в RISC-V явление редкое, посмотреть результат работы коллег вдвойне любопытно.
btw, про Ventus слышу впервые. До этого на слуху был Vortex. Осталось разобраться связаны как-либо эти проекты или нет.
3) DuVisor: a User-level Hypervisor on RISC-V
В этом году RISC-V планирует ратифицировать 15 новых спецификаций. Одна из них Hypervisor. Сейчас многие и отчасти заслуженно ругают RISC-V из-за отсутствия поддержки гипервизора. Важно посмотреть в каком направлении сейчас идет работа и как различные компании взаимодействуют с текущей спецификацией.
BY Записки CPU designer'a
Share with your friend now:
tgoop.com/cpu_design/85