tgoop.com/cpu_design/135
Last Update:
За что заслуженно можно поругать RISC-V так это за документацию. Если к ратифицированной спецификации Unprivileged/Privileged нареканий почти нет, то к оформлению спецификации на RVV, вопросы имеются.
Например, что раздражает в спецификации на RISC-V Vector, так это очень криво и неудобно составлен список инструкций,по моему субъективному, но единственно верному мнению 🤪
Список инструкций в adoc читается так себе. Если приноровиться все становится проще, но все еще не слишком удобно. А помимо этого у RISC-V Vector еще и куча intrinsic, а иметь под рукой актуальный список intrinsic'ов было бы очень удобно.
На просторах linkedin наткнулся на такой ресурс.
На этой странице вы можете найти список всех инструкций, определенных в RVV 1.0, иллюстрацию их кодировки, ссылки на реализацию в Spike, а также актуальный список всех intrinsic RVV.
И до кучи вам принес ссылку на intrinsics viewer, с удобным фильтром по типу операции: load/store, float-point, integer, bitwise, e.t.c.
Удобно, наглядно, делюсь 👌
BY Записки CPU designer'a
Share with your friend now:
tgoop.com/cpu_design/135