Work Embedded

#Вакансия

Инженер по верификации

Местоположение на выбор:
есть удаленка, а также офисы в Москве, Санкт-Петербурге, Нижнем Новгороде, Минске.

Должностные обязанности:
• Планирование функциональной верификации и разработка тестовых планов IP блоков;
• Разработка верификационных окружений для разрабатываемых в компании IP блоков;
• Автоматизация процедуры тестирования с помощью скриптовых языков;
• Регрессивное тестирования в системах CI;
• Взаимодействие с разработчиками IP блока, архитекторами, программистами на всех этапах верификации

Обязательные требования:
• Опыт верификации и/или разработки RTL для FPGA или ASIC;
• Уверенный пользователь RTL симулятора (Mentor, Cadence, Synopsys, Xilinx);
• Хорошее знание Verilog/SystemVerilog;
• Навык работы с системами контроля версий (Gitlab или SVN);
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы;

Мы предлагаем:
• Конкурентный уровень заработной платы и премирование результатов работы (размер обсуждается на собеседовании);
• Расширенный социальный пакет: включая ДМС со стоматологией и льготного страхования семьи;
• Программа поддержки инноваций: премии за научные достижения, публикации статей, выступления на конференциях и вручение патентов;
• Скидки для сотрудников, дополнительный выходной
• Гибкий подход к графику рабочего времени;
• Обучение и развитие: дополнительное профессиональное обучение, изучение английского языка, участие в конференциях.

Откликнуться

Ждем вас в YADRO

Инженер по верификации - Ждем вас в YADRO

Чем Вам предстоит заниматься: Планирование функциональной верификации и разработка тестовых планов IP блоков; Разработка верификационных окружений для разрабатываемых в компании IP блоков; Автоматизация процедуры тестирования с помощью скриптовых языков;…

www.tgoop.com/rabotaembedded/1539

3.43K viewsCate Archer, Aug 3, 2024 at 08:40

#Вакансия

Инженер по верификации

Местоположение на выбор:
есть удаленка, а также офисы в Москве, Санкт-Петербурге, Нижнем Новгороде, Минске.

Должностные обязанности:
• Планирование функциональной верификации и разработка тестовых планов IP блоков;
• Разработка верификационных окружений для разрабатываемых в компании IP блоков;
• Автоматизация процедуры тестирования с помощью скриптовых языков;
• Регрессивное тестирования в системах CI;
• Взаимодействие с разработчиками IP блока, архитекторами, программистами на всех этапах верификации

Обязательные требования:
• Опыт верификации и/или разработки RTL для FPGA или ASIC;
• Уверенный пользователь RTL симулятора (Mentor, Cadence, Synopsys, Xilinx);
• Хорошее знание Verilog/SystemVerilog;
• Навык работы с системами контроля версий (Gitlab или SVN);
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы;

Мы предлагаем:
• Конкурентный уровень заработной платы и премирование результатов работы (размер обсуждается на собеседовании);
• Расширенный социальный пакет: включая ДМС со стоматологией и льготного страхования семьи;
• Программа поддержки инноваций: премии за научные достижения, публикации статей, выступления на конференциях и вручение патентов;
• Скидки для сотрудников, дополнительный выходной
• Гибкий подход к графику рабочего времени;
• Обучение и развитие: дополнительное профессиональное обучение, изучение английского языка, участие в конференциях.

Откликнуться

BY Work Embedded