Команда опытных инженеров из Intel покинула компанию и основала стартап AheadComputing.

Планы компании — разработка, верификация и лицензирование процессорных IP на базе архитектуры RISC-V.

В заметке необычно описана квалификация команды: совокупный опыт более 80 лет проектирования и верификации процессорных систем.

В число основателей входят Dr. Debbie Marr, Jonathan Pearce, Mark Dechene и Dr. Srikanth Srinivasan.

Debbie Marr была ведущим архитектором в Intel и участвовала в разработке и внедрении технологии Hyperthreading.

О создании стартапа объявили 18 июля, за несколько недель до падения акций Intel и объявления планов о массовых сокращениях в компании.

На фоне слухов о возможном поглощении Intel компанией Qualcomm (во что я хочу не верить) эта новость об утечке квалифицированных кадров явно усугубляет и без того сложное положение Intel.

Ссылка на сайт AheadComputing 🖥

Юрий Панчул опубликовал отличный пост о своей беседе с одним из авторов настольной книги для проектировщиков микросхем — "Цифровая схемотехника и архитектура компьютера", Дэвидом Харрисом (настольная книга, по крайней мере, в студенческое время).

Рекомендую ознакомиться с постом, вы найдете много интересной информации и полезных рекомендаций по профессиональной литературе.

Особое внимание в посте я обратил на процессор Wally, который поддерживает необходимые расширения для запуска Linux и будет использоваться в новой книге, о которой я писал ранее.

Чем может быть интересен этот проект? Создание Linux совместимого процессора с нуля, задача не из простых, а его верификация это отдельная головная боль.
Если вы студент или энтузиаст и находитесь в поисках того самого пет-проекта, где можно набить руку и гордо добавить об этом строчку в резюме, Wally, как по мне, интересный проект и достойный внимания проект.

Можно заглянуть в раздел issues и изучить открытые задачи. Например, обнаружена ошибка в блоке FPU: неверный расчет или округление младшего бита мантиссы.

Или тест прерывается из-за тайм-аута — почему бы не покопаться в исходниках и не разобраться, где и из-за чего происходит зависание?

Безусловно, это не простые задачи. Они требуют значительных временных затрат и глубокого погружения в программно-аппаратное проектирование.

Но разве это должно пугать? ☕️

Всем привет! Надолго пропадать не собираюсь и в ближайшие дни постараюсь вернуться с новыми постами.
Пока что хочу поделиться с вами моим профилем на hashnode.

Туда планирую публиковать будущие лонгриды, а сейчас на сайте можно найти мои старые заметки по Импортозамещению в ЕС и пост о том, почему NaN'ы решили боксировать.

Старожилы канала уже знакомы с этими заметками, а недавно присоединившиеся читатели могли их пропустить, поэтому исправляем ситуацию🙏

https://cpudesign.hashnode.dev/

Принес вам запись доклада Yungang Bao. заместителя директора Института технологий вычислительной техники Китайской академии наук.

В докладе рассказывается о open-source проекте XiangShan и инициативе One Student One Chip, которые мы с вами обсуждали ранее.

Ссылка на видео 🖥

Недавно прошла конференция, посвященная фреймворку Cocotb — инструменту для верификации аппаратного обеспечения на основе Python.

Особое внимание рекомендую обратить на доклад "cocotb 2.0: Modernize your testbenches for even more productivity", где подробно рассказано о нововведениях версии 2.0.

Особенно стоит изучить секцию, посвященную изменениям в типах значений (Value Type Changes), заменили класс BinaryValue! 😮
Версия Cocotb 2.0 будет частично несовместима с Cocotb 1.9, поэтому могут потребоваться изменения в существующих тестбенчах.

Записи докладов и презентации доступны на сайте конференции: Tessolve DVClub Europe October 2024.

Продолжаем тему конференций в мире цифрового дизайна и верификации.

Verification Futures Conference 2024, Austin (USA)

По ссылке можно найти список докладов с конференции. Если попытаться скачать отдельный доклад, появится окно с запросом на загрузку.
Однако, если скачать файл "VF2024 Austin Event Programme", то можно получить в одном документе сборник всех докладов с полями для заметок, прямо как в типичных раздаточных материалах.

Из забавного: Cadence в своем докладе рассказывает про AI-driven Verification и AI flow для генерации SystemVerilog Assertions на базе спецификации дизайна и Copilot.

Продолжаем следить за AI трендами в дизайне и верификации аппаратного обеспечения 🤓

Школа Синтеза: как войти в разработку аппаратного обеспечения ⌨️

Продолжаю рассказывать о бесплатных и открытых образовательных программах, и одна из них — уже многим известный проект "Школа Синтеза".

Одно из главных преимуществ Школы Синтеза — это бесплатный доступ к лекциям и заданиям, а так же возможность обсуждать задания, задавать вопросы в чате с преподавателями школы.

Единственное ограничение: если вы хотите обучаться в офлайн-кластерах, приоритет будет отдаваться действующим студентам, но всегда есть опция онлайн обучения.

Из нововведений этого года добавили базовый и продвинутый уровень. С блоком лекций можно ознакомиться на портале Истового Инженера.

Подать заявку на участие так же можно на портале Иствого Инженера.

Ознакомиться с записью лекций прошлых лет можно тут: YouTube.

🤓

Понедельник день тяжелый, притащил вам мем с профунктора 👀

Драфт спецификации для матричного расширения RISC-V архитектуры.

Zvmm Family of Integrated Matrix Extensions, Version 0.1

IME — обозначает, что инструкции для работы с матрицами переиспользуют векторный регистровый файл, и данное расширение зависит от наличия и конфигурации векторного расширения.

Из интересных особенностей:

1) Новые инструкции для load/store не введены, вместо этого используются существующие векторные инструкции, такие как vle. Это позволяет избежать необходимости в изменении LSU pipeline и упрощает работу с памятью.

2) Выбран подход умножение вектора на матрицу, а не матрицу на матрицу, для упрощения аппаратуры, и как было указано выше, чтобы не усложнять LSU pipeline имплементацией более эффективных инструкций загрузки-сохранения матриц, а так же чтобы не раздвувать вычислительное ядро умножителями и деревом редукции частичных произведений.
Насколько это упрощение ценно и необходимо - вопрос открытый.

3) Zvmm32a16bf — в этом подмножестве анонсирована поддержка BF16, что оптимально для задач машинного обучения. Однако пока что не представлена поддержка FP16, что может стать предметом обсуждения для будущих версий.

4) Zvmm32a8mxf - поддержка 8-битных OCP MX типов данных, но не описана логика по работе с shared exponent.

5) Bulk normalization. Один из методов для проектирования матричного умножителя с плавающей точкой — использование bulk normalization. Этот подход предполагает динамическое выравнивание операндов относительно максимальной экспоненты в наборе, что позволяет значительно сократить аппаратные ресурсы.
Другой подход это конвертация float-point операндов в fixed point представлении. Этот подход дает бóльшую точность, избавляет от необходимости ранней нормализации, но намного затратнее с точки зрения аппаратуры.

Описание fixed-point подхода можно найти в данной статье.

Напоминаю, что это только драфт и многое еще может измениться🖥

RISC-V Announces Ratification of the RVA23 Profile Standard

Давайте сначала разберёмся, что же такое профили и зачем они нужны.

RISC-V — это модульная архитектура, и разработчик процессоров может выбирать набор расширений, которые он хочет реализовать помимо базового набора, который является обязательным. Это делает проектирование проще и гибче, но значительно усложняет работу программистов.

Чтобы найти баланс между гибкостью и предсказуемостью поведения программного обеспечения, были разработаны профили, которые включают основной набор инструкций (базовое расширение) плюс определённые расширения.

Недавно был ратифицирован профиль RVA23 (Application profile). Основные отличия от прошлогоднего профиля: обязательная поддержка векторного расширения и расширения гипервизора.

Подробнее про то как устроены RISC-V профили можно почитать в блоге у Николаса Бруни🖥

Валерий Шунков, разработчик аналоговых и силовых интегральных микросхем известный на хабре под ником amartology начал вести ламповый транзисторный телеграмм канал: www.tgoop.com/parasiticresistance

strongly recommend ☕️

Будничное напоминание для всех, кто забыл или не знал, что в SystemVerilog существуют два разных типа данных: int и integer, которые имеют разные определения. int — это 2-state (0, 1) тип данных, тогда как integer — это 4-state (0, 1, x, z) тип данных, что необходимо учитывать при верификации цифрового дизайна.
🖥

EPIC/VLIW ✝✝✝

Крутой Community Highlight про чипы серии Tenstorrent Wormhole.

Так же в блоге corsix, где изначально и опубликованы посты про Wormhole, можно найти занимательные заметки по тематике computer science: программные tips and tricks при конвертации флотов или заметки про x86 macro-op fusion.
🖥