tgoop.com/rabotaembedded/1725
Last Update:
#Verilog #SystemVerilog #ModelSim #Xilinx ISim #Vivado Simulator
Инженер-верификатор (FPGA Designer)
Модуль, Россия, Москва, полная
З/П: -
Должностные обязанности:
Оперативное управление процессом верификации СФ-блоков и микросхем через планирование, постановку задач и контроль работы ведущих инженеров, старших инженеров и инженеров;
Составление, детализация, согласование, контроль и подготовка отчётности выполнения планов верификации (функциональное покрытие, покрытие по коду), в том числе в среде Cadence vManager;
Реализация и сборка компонентов верификационного окружения по заданным в верификационным требованиям;
Реализация тестов согласно верификационному плану и их запуск для различных типов моделей – RTL, pre-layout gate-level netlist, (SDF);
Документирование и сопровождение исправления ошибок в RTL-моделях СФ-блоках.
Знание/опыт:
Опыт работы с САПР моделирования Cadence Incisive/Xcelium, ModelSim, QuestaSim, Vivado;
Знание и понимание основ цифровой схемотехники;
Знание языков Verilog/SystemVerilog;
Условия труда:
Полностью официальное трудоустройство по ТК РФ;
Аккредитованная IT-компания, входим в реестр ОПК и являемся системообразующей;
Высокая заработная плата;
Индексация заработной платы;
Премии по результатам работы;
Работа в комфортном офисе в шаговой доступности от метро и МЦД;
Внутренние и внешние обучения;
Расширенный ДМС со стоматологией;
Различные спортивные мероприятия (хоккей/футбол/баскетбол);
Осмотр врачей 2 раза в год.
Контакты:
https://www.tgoop.com/kneizor
_______________
Подписаться на вакансии: @rabotaembedded
Прислать вакансию: @EmbeddedWorkBot
Наш чат: @proembedded
BY Work Embedded
Share with your friend now:
tgoop.com/rabotaembedded/1725